本發明涉及微電子技術領域,具體是一種集成標準CMOS工藝的電阻存儲器及其制備方法,該方法包括:在常規CMOS工藝完成前段工藝至鎢栓塞形成后,沉積金屬層間介質層;之后將存儲陣列部分鎢栓塞上方的介質層打開,形成與鎢栓塞部分錯開的孔洞,露出一部分鎢栓塞;隨后生長金屬氧化物功能材料、電極材料、擴散阻擋層、仔晶銅以及電鍍銅,最后用化學機械拋光形成存儲單元。本發明方法可以實現突破常規光刻工藝的器件尺寸,且有助于固定電阻存儲器導電細絲的形成位置,增強器件的均一性。
聲明:
“集成標準CMOS工藝的電阻存儲器及其制備方法” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)