本發明涉及交通設備技術領域,其目的在于提供一種軌道交通標識燈箱鎖具失效的檢測方法及檢測系統。本發明包括一種軌道交通標識燈箱鎖具失效的檢測方法,包括以下步驟:S1:檢測電路檢測鎖具的鎖定狀態,并在鎖具的工作狀態發生改變時,發送提示信號至合鎖確認電路;S2:合鎖確認電路接收提示信號,然后判斷鎖具的鎖定狀態是否異常,若是則進入步驟S3,若否則返回步驟S1;S3:合鎖確認電路發送告警信號至告警電路;S4:告警電路接收告警信號,然后發出告警信息。本發明還包括一種軌道交通標識燈箱鎖具失效的檢測系統,包括:檢測電路、合鎖確認電路和告警電路。本發明能夠實時得知燈箱標識鎖具開合狀態,并在鎖具出現異常鎖定狀況時及時報警。
本申請實施例公開了一種晶片的獲取方法及半導體器件的失效分析方法,其中,所述晶片的獲取方法包括:在半導體器件中的至少兩個堆疊的封裝晶片中,確定出目標晶片;采用第一去除工藝,對位于所述目標晶片第一側的封裝晶片進行去除處理,并保留與所述目標晶片第一側相鄰的封裝晶片的部分結構作為犧牲層,以覆蓋所述目標晶片的第一側;采用刻蝕工藝去除所述犧牲層;采用第二去除工藝,對位于所述目標晶片第二側的結構進行去除處理,直至暴露出所述目標晶片第二側的表面為止,以獲取到處理后的目標晶片,其中,所述第一側和所述第二側為所述目標晶片沿堆疊方向的兩側。
本發明涉及一種目標晶粒的區分方法及封裝芯片的失效分析方法,所述目標晶粒的區分方法包括:獲取具有多顆晶粒的樣品,其中至少一個晶粒為目標晶粒,且至少暴露各晶粒邊緣的部分切割道區域;確定所述目標晶粒在所述樣品中的位置;通過在部分晶粒邊緣的切割道區域內形成激光標記,以區分所述目標晶粒和所述目標晶粒以外的晶粒;將所述多顆晶粒分離;根據各晶粒邊緣的切割道區域內是否形成有所述激光標記,分辨出其中的目標晶粒。上述目標晶粒的區分方法能夠提高區分效率,并且避免對目標晶粒造成損傷。
本發明提供一種TEM樣品的制備方法和失效分析方法,其在襯底上進行失效區的粗略定位后切出包含失效區的初始樣品,再用TEM對初始樣品中的具體失效點進行精準定位并減薄所述初始樣品形成最終樣品,即可供TEM電子穿透的TEM樣品。如此一來解決了傳統技術中FIB機臺分辨率不足,無法對半導體內部厚度足夠小的特定層的失效點精準定位,并制造出TEM樣品的技術問題。
本申請涉及一種識別轉向節多軸斷裂失效的分析方法,涉及汽車零部件結構強度分析領域。本分析方法為首先建立整車動力學模型,獲取轉向節在過橫溝誤用工況下的理論載荷數據,然后進行貢獻度分析,確定造成轉向節斷裂的貢獻度最高的三個目標載荷分別為上球頭Y向力、下前球頭Z向力和轉向拉桿點Y向力,隨后獲取實際整車在過橫溝誤用工況下的上球頭Y向力和轉向拉桿點Y向力,對整車動力學模型進行修正以確定下前球頭Z向力,復現斷裂以得到轉向節的結構強度參數,進行可靠度計算分析,以判斷可靠度是否達標。本申請提供的分析方法解決了相關技術中對轉向節斷裂失效不能進行準確分析而導致轉向節可靠度低及影響其使用性能的問題。
本發明實施例公開了一種用于失效分析的芯片樣品制作方法,將輔助支架圍繞芯片設置,在輔助支架的圍繞所述芯片的空間內填充固定粘接劑,能夠保證芯片在研磨過程中不會發生移動,避免研磨不均勻,提高芯片樣品制備成功率;輔助支架的高度要高于引線的最高點高度,可以增加對引線的保護,便于制樣成功后直接進行芯片背面失效分析。進一步的,對芯片背面進行化學研磨時配置的研磨拋光液,可以提升研磨效率,節約研磨時間,而且不會和固定粘接劑進行化學反應,避免反應堆積物引起的芯片破損,最終獲取均勻、完整、光潔的芯片樣品表面,提高了無損制樣的成功率。
本發明涉及一種存儲器芯片的失效分析方法,包括:確定失效點所在的熱點區域;確認存在漏電的字線;對所述存在漏電的字線施加偏壓,同時觀察位于所述熱點區域內的位線的電壓襯度,直至尋找到所述熱點區域內出現異常電壓襯度的失效位線;對所述失效位線進行失效分析。上述方法能夠提高失效分析效率。
本發明提供了一種芯片固定裝置及制備失效分析樣品的方法,通過將芯片樣品貼附于芯片固定裝置上,通過固定芯片樣品提供化學研磨過程中需要的反摩擦力和反離心力,實現自動化學研磨,從而實現批量自動制備失效分析樣品,提高了失效分析樣品預處理的效率,提高了失效分析樣品制備的成功率,同時節省了人力資源;同時,在壓力調節裝置中設置有彈簧,通過調節閥調節彈簧的松緊,從而調節施加在化學研磨平臺上的壓力,實現化學研磨速度的調節,提高了化學研磨的效率。
本公開實施例公開了一種物理失效分析樣品及其制備方法,所述方法包括:提供待分析結構;其中,所述待分析結構包括相對設置的第一表面和第二表面,失效區域位于所述第一表面和所述第二表面之間;在所述待分析結構的第一表面形成凹槽;其中,所述凹槽包括第一側壁和第二側壁,所述第一側壁覆蓋所述失效區域;在所述第一側壁與所述失效區域之間的相對距離小于預設距離時,轟擊所述第二側壁的組成粒子;其中,被轟擊的至少部分所述組成粒子濺射至所述第一側壁,形成覆蓋所述失效區域的第一保護層。
本申請提供一種封裝管殼及半導體晶粒的失效分析方法。該用于半導體晶粒測試的封裝管殼包括:殼體和連接引腳;其中,殼體用于將半導體晶粒收容在其內;殼體包括對應半導體晶粒的正面的第一觀測窗和對應半導體晶粒的反面的第二觀測窗;連接引腳用于與收容在殼體內的半導體晶粒形成連接,在封裝管殼通過連接引腳在第一方向上插設在插槽中進行測試時,通過第一觀測窗定位半導體晶粒正面的熱點;在封裝管殼通過連接引腳在第二方向上插設在插槽中進行測試時,通過第二觀測窗定位半導體晶粒反面的熱點。該封裝管殼能夠使定位半導體晶粒正反面的熱點的過程較為簡單,耗時較短,有效縮短了產品的測試周期,提高了產品的測試成功率。
本發明特別涉及一種橡膠材料的失效分析方法,屬于失效分析技術領域,通過掃描電子顯微鏡分析、溶脹指數分析、紅外光譜分析和GC?MS分析等一系列定性和定量的材料失效分析手段的協同組合,形成一種拓撲分析的失效分析方法,采用多步驟組合、遞進,準確找到汽車用減震橡膠件的橡膠材料破損的失效原因,可對各類橡膠材料分析失效原因,不受橡膠材料的限制,邏輯清晰,大幅縮短失效試驗的人力、物力投入,提升質量整改效率。
本發明涉及半導體制造技術領域,尤其涉及一種三維存儲器的失效分析方法。所述三維存儲器的失效分析方法包括如下步驟:提供一存儲區域,所述存儲區域包括多條平行設置的陣列共源極,相鄰陣列共源極之間具有插塞,所述插塞的端部用于與字線電連接;獲取與失效字線電連接的目標插塞的位置;形成連接線于所述存儲區域,所述連接線電連接所述存儲區域內的所有陣列共源極;分別引出所述目標插塞與一所述陣列共源極的觸點至所述三維存儲器外部,以對所述失效字線進行熱點定位分析。本發明提高了三維存儲器在失效分析過程中熱點定位的準確度和定位的效率,確保了三維存儲器失效分析結果的可靠性。
本發明涉及半導體缺陷分析技術領域,尤其涉及一種柵氧化層缺陷原貌的失效分析方法,首先在一個預設電壓的條件下篩選出具有柵氧化層缺陷的待測半導體結構,然后對該具有柵氧化層缺陷的待測半導體結構進行操作,先研磨掉金屬互連層,然后用掃描電鏡電壓對比方法確定柵氧化層缺陷位置,再依次去除互連線、介電層和柵極,并在剩下的柵氧化層上沉積一層與柵氧化層透射電鏡襯度對比度較大的襯度對比層,在有問題的柵極區域進行透射電鏡樣品制備,最后通過透射電鏡來進行分析。通過該方法可以清晰的觀察柵氧化層缺陷原貌,為查找柵氧化層制程工藝缺陷提供有力的依據和方向。
本發明涉及一種激光器芯片失效定位分析樣品制備方法及中間件。該方法及中間件連帶熱沉一同取下,在芯片周圍粘接墊腳用作保護,通過研磨的方式去掉熱沉,持續研磨去除襯底處金層,至芯片襯底完全露出,適用于多種封裝形式的半導體激光器芯片,也適用于不同材料體系的如ⅢⅤ族、ⅡⅥ族、硅基的半導體激光器芯片,該方法可直接對百um量級微小易碎的激光器芯片進行制樣,無需采用各種精密的微納米加工設備。注重對樣品保護,可有效避免在失效樣品取樣過程中或制樣過程中的樣品損傷。制樣完成后探測點在同一平面上,便于加電測試。采用的可清洗粘接劑,樣品可取出,利于后續其他分析。
本發明提供了一種封裝器件的失效分析方法,包括:提供一包括自下向上的封裝基體層、芯片主體層和封裝蓋板層的封裝器件,封裝基體層中的每條導電線路與對應的外接測試點電性連接,芯片主體層中的每個焊盤與對應的導電線路電性連接;獲取每個焊盤通過對應的導電線路與對應的外接測試點之間的電性連接關系;通過外接測試點對芯片主體層進行電性測試,以獲取電性測試出現異常的電性連接關系;以及,根據電性測試出現異常的電性連接關系,抓取芯片主體層中的熱點,并在芯片主體層的頂表面標記熱點的位置。本發明的技術方案使得能夠在無損的條件下快速且準確地找到熱點的位置,進而使得能夠對芯片主體層進行快速且有效的失效分析。
本申請實施例公開了一種晶圓的失效分析方法,包括:在所述晶圓的切割通道中,確定出目標測試區域,所述晶圓包括疊設的驅動晶圓層和陣列晶圓層,所述陣列晶圓層包括位于所述驅動晶圓層之上的堆疊層和位于所述堆疊層背離所述驅動晶圓層一側的襯底,所述目標測試區域包括貫穿所述陣列晶圓層的貫穿觸點以及形成于所述驅動晶圓層內且位于所述貫穿觸點下方的測試結構;對所述貫穿觸點的表面進行保護處理,得到保護處理后的晶圓;對所述保護處理后的晶圓中位于所述陣列晶圓層中的所述襯底進行刻蝕,得到刻蝕處理后的晶圓;對所述刻蝕處理后的晶圓進行失效分析。
本發明公開了感溫包的失效檢測裝置、失效檢測方法及空調,失效檢測裝置包括:監測感溫包的測量溫度的下位機、根據下位機上傳的數據判斷感溫包是否合格的上位機??照{啟動后,若在預設時間內測量溫度變化的絕對值未超過預設值,則上位機判斷感溫包不合格;若在預設時間內測量溫度變化的絕對值超過預設值,則上位機判斷感溫包合格。本發明自動化程度高,有效提高檢測效率,提升產品質量。
本發明提供了一種半導體器件失效分析方法,包括如下步驟:暴露出半導體器件的測試區域,所述測試區域包括多個測試點;選擇多個所述測試點中的至少一個所述測試點作為輸入端;形成與所述輸入端電性連接的輸入結構;在所述輸入結構上施加測試信號;使用電性測試探針掃描測試除施加了測試信號的所述輸入端之外的其他所述測試點。本發明通過引入一種新的半導體器件失效分析方法,在使用導電原子力顯微鏡等電性探針測試方法對半導體器件進行測試分析時,形成與測試點電性連接的輸入結構,通過輸入結構準確地對測試點施加偏壓,并通過多個輸入結構有效地縮減了失效分析所需的人力和時間成本。
本發明提供一觸器失效檢測方法和接觸器失效檢測系統,其中所述接觸器失效檢測系統包括一檢測電路、一檢測模塊以及一控制模塊,所述檢測電路電氣連接于所述電池模塊和所述接觸器,以形成一檢測回路,其中所述檢測模塊被電氣連接于所述檢測電路,由所述檢測模塊檢測流經所述接觸器的電流和對應所述接觸器的分壓,以得到所述接觸器的接觸電阻的阻值,其中所述控制模塊被電氣連接于所述檢測電路和所述檢測模塊,所述檢測模塊根據所述檢測模塊檢測的數據信息計算所述接觸器的溫升,并根據所述接觸器的實時溫度判斷所述接觸器的有效性。
本發明公開的一種半導體結構的失效分析方法包括:提供一待測半導體結構,待測半導體結構包括襯底、柵極結構、介質層、互連金屬層和鈍化層,且襯底內形成有阱區、源漏極;去除鈍化層、互連金屬層、介質層以及柵極結構以將源漏極的上表面予以暴露;繼續將源漏極上表面暴露的待測半導體結構放入氫氟酸混合溶液中浸泡以對該待測半導體結構進行染色操作;觀察進行染色操作后的待測半導體結構以對該待測半導體結構進行失效分析;通過該方法不需要對每一個晶體管進行電特性分析的精確定位,而只需要定位出一個小于10um×10um的區域,即可快速確認芯片的失效是否由LDD未有效注入引起,從而降低了失效分析的難度以及失效分析的成本。
公開了一種失效分析方法及結構,方法包括:獲取測試結構的位置以及與所述測試結構對應的目標焊盤的位置;將所述目標焊盤電連接至空白焊盤上;通過所述空白焊盤對所述測試結構進行失效分析,其中,所述目標焊盤位于所述測試結構上方,將所述目標焊盤電連接至所述空白焊盤上后,所述目標焊盤與所述空白焊盤之間實現電交流。該申請中通過將目標焊盤與空白焊盤電連接,通過在空白焊盤扎針進行失效分析的方法,避免了直接在目標焊盤扎針進行失效分析的過程中,多次扎針引起的測試結構損傷的情況,提高了失效點定位的準確性。
本申請公開了一種堆疊封裝結構的失效分析方法及結構,所述堆疊封裝結構包括堆疊且粘接在一起的多個裸片,所述多個裸片各自包括裸露的焊盤。所述失效分析方法包括:對所述堆疊封裝結構進行電測量,以確認故障裸片;采用探針標記所述故障裸片的焊盤;將所述堆疊封裝結構的多個裸片彼此分離;以及對已經標記的所述故障裸片進行失效分析。該失效分析方法從堆疊封裝結構中定位和標記故障裸片,在堆疊封裝結構的多個裸片分離之后能夠快速的找到故障裸片,進一步定位故障裸片的內部位置,因而不僅降低了測試成本,而且提高了效率。
本發明公開了一種失效模式分析知識管理系統,包括知識庫和檢索-推理模塊。所述知識庫用于預設與產品質量特性關聯的失效模式分析信息和與所述失效模式分析信息對應的預防措施信息。所述檢索-推理模塊用于接收客戶端系統發送的失效模式分析知識檢索-推理請求,并根據所述檢索-推理請求對所述知識庫的失效模式分析信息和預防措施信息進行檢索和推理,獲取所述檢索和推理的反饋結果,并將所述反饋結果發送給所述客戶端系統。本發明失效模式分析知識管理系統實現了失效模式分析知識的及時傳遞,也能為相關人員提供決策支持。本發明同時公開了一種失效模式分析知識管理方法。
本發明涉及半導體器件檢測領域,尤其涉及一種半導體器件失效分析方法。在該半導體器件失效分析方法中,將插銷和金屬層間的介電質層全部刻蝕掉,再觀測插銷與金屬層間連接部分,觀測其中異常情況,找到導致產品失效的根源,方便實用。
本申請實施例公開了一種車道保持功能失效分析方法、系統、電子設備及存儲介質,方法包括:檢測車道保持功能的失效場景;當失效場景為車輛在高速路出口且車道保持功能異常時,對車道線進行識別,并得到對車道線的識別類別;當車道線的識別類別為誤識別時,分析車輛經過高速路出口時,路面狀況對車輛行駛的影響類型以及影響嚴重程度級別;對于其它的失效場景,分析車道保持功能異常的原因類型。本申請實施例能夠根據檢測到的數據自動化分析車道保持功能異常時,路面狀況對車輛的影響以及嚴重程度級別,以及分析車道保持功能異常發生的原因,相比原始的主觀判斷和手動分析,節約了大量時間,且分析結果更加準確。
本申請一種閃存芯片位線間漏電失效分析的方法,涉及芯片失效分析領域,通過采用非破壞性分析工藝,將FIB切分工藝和奈米級探針量測工藝相結合,在完全不破壞前端工藝所有材料的狀況下,直接定位出失效的栓塞處,且其可檢測位于栓塞不同位置的橋連(如位于栓塞頂部、中間或其他任何位置處的橋連),并能夠獲得較好的TEM樣品,以便于后續TEM的精準觀測,即在有效提高失效分析的可靠性的同時,還能大大降低失效分析所花費的時間及工藝成本等。
本發明涉及半導體可靠性分析領域,尤其涉及一種半導體器件失效分析的方法。本發明建立一種針對存儲器的失效分析的方法,通過對失效區域及其周圍區域的連接通孔進行電壓對比分析并對電壓對比分析結果剖析,以檢測出快閃存儲器由于冗余替換的存儲區域缺陷經過可靠性測試或實際使用后造成的臨近區域的失效問題。在可靠性失效中對冗余替換的信息進行分析,為冗余電路的替換造成的可靠性失效問題提供有力的分析依據,并對可靠性失效率的降低提供了分析及改善的方向。
中冶有色為您提供最新的湖北有色金屬失效分析技術理論與應用信息,涵蓋發明專利、權利要求、說明書、技術領域、背景技術、實用新型內容及具體實施方式等有色技術內容。打造最具專業性的有色金屬技術理論與應用平臺!