湖北有色金屬失效分析技術理論與應用

存儲芯片位線失效分析方法 1055     

 0

本發明提供一種存儲器芯片位線失效分析方法,用以對包含埋入式位線及金屬位線結構的存儲器芯片進行位線失效分析,每條所述埋入式位線與相應的所述金屬位線之間通過多個位線接觸窗相連,所述方法包括以下步驟:去除所述存儲芯片的金屬位線之上的鈍化層、互連金屬層及層間介質層,暴露出所述金屬位線;通過電測試確定存儲芯片上相互之間存在短路的兩條金屬位線,逐段切割其中的一條金屬位線,使得該金屬位線中連接于相鄰位線接觸窗的部分之間均被割斷;去除存儲芯片的襯底及包含在襯底內的埋入式位線,形成檢測樣片;對所述檢測樣片進行電勢對比成像觀測,確定所述短路金屬位線的具體失效位置。

存儲器芯片位線失效分析方法 1116     

 0

本發明提供一種存儲器芯片位線失效分析方法,包括以下步驟:通過機械研磨去除待分析芯片的互連金屬層和位線層的大部分;通過機械研磨去除待分析芯片的襯底的大部分;通過濕法刻蝕完全去除待分析芯片的殘存的襯底;通過干法刻蝕去除待分析芯片位線接觸窗底部的介質層的大部分,保留一薄層的介質層;對待分析芯片的位線接觸窗的頂部進行檢測,確定位線失效的具體位置。本發明方法可使待分析芯片充分減薄,可直接通過電子顯微鏡進行觀測確定其位線短路失效的具體位置,大大提高了工作效率,節省了時間成本。

GOI失效點無損定位方法及GOI失效分析方法 1173     

 0

本發明涉及一種GOI失效點無損定位方法及GOI失效分析方法，包括步驟1，去除待分析樣品的金屬互連層，獲取具有裸露salicide層的預處理待分析樣品；步驟2，基于PVC法，采用電子束照射所述預處理待分析樣品的salicide層，并觀察其是否發亮；是，則所述待分析樣品存在GOI失效點，執行步驟3；否，則所述待分析樣品不存在GOI失效點，結束操作；步驟3，將電子束照射時發亮的salicide層切割成多個相對分離的區域；步驟4，再次基于PVC法，采用電子束照射所述區域，并找出所述區域中發亮的salicide層；步驟5，循環執行步驟3和步驟4，直至電子束照射時發亮的salicide層的大小不能進行切割時，結束操作。本發明實現GOI失效點的高精度定位，且整個定位過程不會導致GOI失效點的進一步破壞。

對失效芯片進行電性失效分析的方法 1124     

 0

本發明涉及半導體制造技術領域，尤其涉及一種對失效芯片進行電性失效分析的方法，通過在CP測試過程中記錄芯片的特性參數，在CP測試最后將收集到的芯片特性參數寫入安全寄存器內，并使其變為只讀狀態，以便于在后續的電性失效分析中，能快速高效得到初始CP中芯片的特性參數，因此一定程度上節約人力和測試機臺成本，提高后期對芯片的分析效率。

待失效分析樣品的制備方法及待失效分析樣品 775     

 0

本發明實施例公開了一種待失效分析樣品的制備方法，所述方法包括：提供封裝結構，所述封裝結構包括芯片堆疊結構以及覆蓋所述芯片堆疊結構的密封劑；所述芯片堆疊結構包括基板，堆疊設置在所述基板上方的多個芯片，及用于使所述多個芯片之間，和/或所述多個芯片與所述基板之間實現電連接的多條導電線；所述多個芯片在所述基板上方依次堆疊形成第一臺階結構，所述多條導電線位于所述第一臺階結構的上方；對所述第一臺階結構上方的密封劑執行多次研磨步驟，以切斷所述多條導電線，得到所述待失效分析樣品。

失效分析樣品的制備方法及失效分析樣品 812     

 0

本發明提供一種失效分析樣品的制備方法及失效分析樣品，制備方法包括如下步驟：提供待分析的堆疊封裝體，堆疊封裝體中設置有多個堆疊的裸片，每一裸片具有設置焊墊的正面及與正面相對的背面，裸片的背面與其相鄰的裸片的正面接觸，所述裸片的焊墊與其相鄰的裸片的焊墊電連接；去除目標裸片背面的其他裸片，至暴露出與所述目標裸片相鄰的裸片的焊墊時停止；將暴露的焊墊電學引出，形成用于失效分析的樣品。本發明優點是，對目標裸片背面進行去除操作，且利用非目標裸片焊墊作為電連接處，從而避免對目標裸片具有電路器件的正面進行去除操作，保護了正面的電路器件，能夠制備出完整無損傷的目標裸片，大大提高了制樣成功率，大大降低了制樣難度。

失效分析樣品的制作方法及失效分析樣品 1205     

 0

本公開實施例公開了一種失效分析樣品的制作方法。所述方法包括：提供待測管芯；其中，所述待測管芯包括相對設置的正面和背面，所述待測管芯的正面通過第一膠層與第一基板之間粘接；將所述待測管芯的背面通過第二膠層與第二基板固定連接；其中，所述第二膠層的固化溫度小于所述第一膠層的熔化溫度，所述第二膠層的熔化溫度大于所述第一膠層的熔化溫度；在所述待測管芯的背面粘接有所述第二基板后，分離所述第一基板和所述待測管芯。

透射電鏡試樣及其制備方法、待測結構的失效分析方法 915     

 0

本申請實施例公開了一種透射電鏡試樣及其制備方法、待測結構的失效分析方法，其中，所述透射電鏡試樣的制備方法包括：在待測結構中確定測試區域；在測試區域中確定待分析結構和待去除結構，所述待分析結構沿第一方向的兩端分別與所述測試區域的邊緣具有第一預設距離，所述待去除結構位于所述待分析結構沿第二方向的投影區域內，所述待分析結構朝向所述第二方向的側面與所述待去除結構接觸，所述第一方向與所述第二方向之間的夾角大于0°且小于180°；去除所述待去除結構，并保留在第一方向上位于所述待去除結構兩側的至少部分所述測試區域作為支撐結構，得到透射電鏡試樣，其中，所述支撐結構與所述待分析結構形成一體成型的至少一個U型支架。

對封裝芯片進行測試及失效分析的方法 1047     

 0

本發明提供了一種對封裝芯片進行測試及失效分析的方法，對封裝芯片靠近金球的一面進行第一次研磨，至暴露出所述金球，從而可以采用探測板通過金球對所述封裝芯片進行探針測試；對封裝芯片靠近硅襯底的一面進行第二次研磨，至暴露出所述硅襯底，從而可以采用紅外定位的方法確定封裝芯片的失效點，避免了現有技術中高溫和化學腐蝕對封裝芯片的影響或破壞，提高對封裝芯片進行失效分析的準確性及效率。

字線電阻測試方法及三維存儲器失效分析方法 868     

 0

本申請公開了一種字線電阻測試方法及三維存儲器失效分析方法，其中，所述字線電阻測試方法首先將三維存儲器的第一臺階區和第二臺階區的多根通孔連線暴露出來，然后通過在第一臺階區形成連接金屬層的方式，將多根字線通過通孔連線和連接金屬層連接起來，最后通過在第二臺階區測試每兩根待測連線的電阻，并根據測試獲得的第一測試電阻、第二測試電阻和第三測試電阻計算三個所述待測連線的電阻，也即得到了與這三根待測連線對應的字線電阻，從而實現了對三維存儲器中字線電阻的測量，為對三維存儲器進行失效分析奠定了基礎。

管芯失效分析方法及堆疊封裝芯片失效分析方法 698     

 0

本發明公開了一種管芯失效分析方法及堆疊封裝芯片失效分析方法，管芯包括襯底以及位于襯底上的器件層，失效分析方法包括：從管芯的背面，即襯底所在面，對管芯中的缺陷進行熱點定位；從管芯的背面，去除襯底以暴露目標線路；以及在管芯的背面進行電測量以獲得缺陷的信息。堆疊封裝芯片包括引線框、堆疊于引線框上的多個管芯、以及覆蓋引線框和多個管芯的封裝料，失效分析方法包括：對堆疊封裝芯片進行電測量以確定故障管芯；若存在未進行失效分析的故障管芯，則重復執行失效分析步驟；失效分析步驟包括：去除引線框、封裝料的一部分和/或管芯，直至暴露出首個未進行失效分析的故障管芯的襯底；采用管芯失效分析方法對故障管芯進行失效分析。

半導體測試結構及半導體器件的失效分析方法 991     

 0

本發明提供了一種半導體測試結構及半導體器件的失效分析方法，通過晶圓鍵合結構的頂部的測試焊盤和外接焊盤對至少位于所述晶圓鍵合結構的頂面晶圓和底面晶圓之間的每個晶圓均進行電性測試，以檢測出失效的晶圓；以及，對所述失效的晶圓進行失效分析，以定位出晶圓鍵合結構中的失效的晶圓中的失效點，使得至少能夠測試出晶圓鍵合結構的頂面晶圓和底面晶圓之間的晶圓是否失效以及測試出失效的晶圓中的失效點，進而使得能夠快速且準確的定位多片晶圓鍵合的結構中的失效晶圓以及失效點，提高了失效分析的效率和成功率。

刀具失效過程實時檢測及優化數據分析系統 1028     

 0

本發明提供刀具失效過程實時檢測及優化數據分析系統，包括監測模塊和失效分析模塊；所述監測模塊，用于實時獲取刀具工作過程中刀具的紋理特征值和溫度特征值；所述失效分析模塊，用于基于已訓練的刀具失效模型對所述紋理特征值和溫度特征值進行處理，得到刀具失效狀態。通過測試和提取刀具紅外信號特征樣本，斷精度可達到80％以上，有效解決了刀具工作狀態難以實時監測與診斷的技術難題，對提高刀具的工作效率以及節能降耗具有非常重要的意義。