上海有色金屬失效分析技術理論與應用

主動測試電壓對比度失效定位的方法 1073     

 0

本發明一種主動測試電壓對比度失效定位方法，其中，包括以下工藝步驟：步驟一，將所要測試的樣品通過導電雙面膠帶黏貼在支撐盤上；步驟二，在支撐盤上黏貼單面隔離膠帶，并使單面隔離膠帶的兩端接近被測樣品；步驟三，在單面隔離膠帶上設有多個電池，并在每兩個電池之間設有墊片連接，之后在首端電池的頂面設有一單面導電膠帶并黏貼在單面隔離膠帶上，在末端電池的底面設有一雙面導電膠帶并黏貼在單面隔離膠帶上；步驟四，利用引線將單面隔離膠帶上的單面導電膠帶與雙面導電膠帶遠離電池的一端與被測樣品的壓點連接；步驟五，對被測樣品進行測試。通過本發明一種主動測試電壓對比度失效定位方法，能夠有效地使操作檢測方式變得簡易，不需要操作者對其有很豐富的操作經驗，使用操作成本低廉，同時能夠靈活性的對測試樣品進行測試。

用于背面EMMI失效分析的裝置及失效分析方法 1202     

 0

本發明公開了一種用于背面EMMI失效分析的裝置，包括一PVC電路板、一信號輸入輸出底座；所述PVC電路板的中心設置有一透明的有機玻璃片，有機玻璃片的四周設置有多個金屬引腳；PVC電路板的四個角分別設置有電路板金屬襯墊；每個金屬引腳分別通過金屬線連接一跳線接口，每個跳線接口通過金屬線分別與四個電路板金屬襯墊連接；所述信號輸入輸出底座包括座體，座體的四個角分別設置有底座金屬襯墊，底座金屬襯墊的位置與所述電路板金屬襯墊的位置相對應。本發明能夠使背面EMMI失效分析更加簡單、快速和可靠地定位到失效點，只需要花費幾個小時的時間就可以完成原先需要幾個工作日才能完成的失效缺陷的定位。本發明還公開了一種背面EMMI失效分析方法。

用于超級電容器失效分析的數據庫及超級電容器的失效分析方法 1163     

 0

本發明涉及一種用于超級電容器失效分析的數據庫及超級電容器的失效分析方法。所述用于超級電容器失效分析的數據庫包括：（1）基于大量數據概括的由N個超級電容器組成電容器組中失效幾率和失效原因之間的一一對應關系，N≥100；（2）超級電容器在不同使用工況下建立的性能與循環次數或性能和使用時間之間的第一函數關系；（3）超級電容器在不同荷電狀態或/和不同存儲時間下與其外在表觀之間的第二函數關系。

正交通孔鏈測試結構開路失效的分析方法 1023     

 0

本發明公開了一種正交通孔鏈測試結構開路失效的分析方法，先電性驗證哪條正交通孔鏈出現開路情況，逐層研磨至失效位置上層介質層；將開路正交通孔鏈一端接地，使其處于接地狀態，該通孔鏈另一端處于懸空狀態，另一條相鄰正常的通孔鏈處于懸空狀態，在失效點處上層金屬互聯層會出現明暗差別的電壓襯度圖像，觀察失效點處上層金屬互聯層上表面是否有失效點；在確定的上層金屬互聯層失效點處的x方向與失效區域相似結構處，利用聚焦離子束去層直至看見下層金屬互聯層結構，去層區域中與失效點X方向所對應的下層金屬互聯層所在位置即為失效點下層金屬互聯層位置，從而確定TEM的制樣位置。本發明能夠精確定位電路中開路失效模式的異常位置。

提高絕緣體擊穿電壓失效分析效率的測試結構及使用方法 864     

 0

本發明公開一種提高絕緣體擊穿電壓失效分析效率的測試結構，包括：若干并聯電容，每一個電容的上極板均通過第一接線連接第一金屬墊，每一個電容的下極板均通過第二接線連接第二金屬墊，其特征在于，還包括：第三金屬墊，通過第三接線連接所述第二接線；第四金屬墊，通過第四接線連接所述第一接線。本發明的優點是：采用新的測試結構后，對測試結果沒有影響，同時在失效分析時也能保證絕大部分樣品能找到失效位置。

CPI測試結構及基于該結構的失效分析方法 883     

 0

本發明公開了一種CPI測試結構，包括：基底，其中形成有層間介電層；鈍化層；設置在所述基底表面；頂層金屬層，設置在所述鈍化層下方；層間金屬層，其包括貫穿所述層間介電層的層間互連結構，所述層間互連結構設置有首端和末端，所述首端和末端分別與頂層金屬層電連接；所述層間互連結構還包括多個凸出端部，所述凸出端部延伸至頂層金屬層并與頂層金屬層電連接。本發明可節省失效分析過程中剝掉更多金屬及介電層次所花的時間，提高失效分析效率。本發明還涉及一種基于該CPI測試結構的失效分析方法。

帶有失效分析測試金球的CSP封裝件 942     

 0

本實用新型涉及一種帶有失效分析測試金球的CSP封裝件，所述CSP封裝件為IC芯片，所述IC芯片包括電子元器件層、測試金球和封裝層，所述電子元器件層封裝在所述封裝層內，所述電子元器件層具有突出在所述封裝層外的錫球，所述錫球與所述電子元器件層中的電子元件相連，所述錫球與所述測試金球相連。本實用新型可以實現在對IC芯片做失效分析的時候，可以對IC芯片通電。

便于IC卡失效分析的測試板 874     

 0

本實用新型公開了一種便于IC卡失效分析的測試板，包括芯條、測試板本體和背板，所述測試板本體的上表面開設有通槽，且測試板本體的上表面開設有安裝孔，所述安裝孔共設有四十八個，且四十八個安裝孔每二十四個為一組，每組安裝孔關于測試板本體的上表面等距分布，所述芯條焊接在測試板本體的上表面位于通槽的一側外端面，所述芯條共設有四個，且四個芯條關于通槽的上表面呈矩形陣列分布，所述背板焊接在測試板本體的后表面，所述背板采用玻璃制成，且背板采用透明設計。本實用新型便于失效分析，節省大量時間。

基于失效模式分析的衛星星載制導與導航軟件的設計與測試方法 915     

 0

本發明提供了一種基于失效模式分析的衛星星載制導與導航軟件的設計和測試方法，該測試方法包括如下步驟：S1：自n個所述第二終端獲得其失效情況的反饋；若所述第一終端的數據庫中未記錄該失效情況對應的失效類別條目，則進入步驟S2；S2：將得到的失效類別條目歸類到數據庫中的失效模式類別中，并得到每個失效情況對應的失效類別條目；S3：重復步驟S1至S2，且在重復的過程中，同時進入步驟S4；S4：根據所需測試的軟件的需求，索引當前數據庫中相應的失效模式類別，參考該失效模式類別下失效類別條目中記載的信息設計測試用例，對衛星星載制導與導航軟件在終端的運行進行測試。

應力環失效測試結構及定位分析方法 826     

 0

本發明公開了一種應力環失效測試結構，包括：多個金屬層以及連接在各金屬層之間的過孔組成的鏈狀結構，所述鏈狀結構環繞應力環相鄰布置，所述鏈狀結構兩端形成有焊盤，所述鏈狀結構兩端焊盤其中一端焊盤接地，另一端焊盤空接。本發明還公開了一種利用所述應力環失效測試結構的應力環失效定位分析方法。本發明能通過電壓襯度對比的方法定位應力環周圍測試結構的斷點位置，通過測試結構的斷點位置判斷應力環切片過程中所受應力損傷的方向，進一步指出應力環發生應力失效的位置，提高了FA失效分析的效率；并且，本發明提供的應力環失效測試結構相鄰應力環對內部芯片也可起到二次保護作用。

芯片失效分析方法及芯片失效分析標記 1197     

 0

本發明揭示了一種芯片失效分析方法及芯片失效分析標記，包括：提供待測芯片，在SEM下將所述芯片的缺陷位置做第一標記；將所述待測芯片放置于FIB中，利用電子束照射所述第一標記以形成一氧化膜，從而形成在離子束下可識別的芯片失效分析標記。這避免了利用FIB離子束挖洞之前可能出現的尋找不到特征點的情況，節省了操作時間，可靠性高，并且在SEM中能夠達到30nm的精度，能夠滿足實際需求。

存儲單元失效分析的測試方法 1094     

 0

本發明提出一種存儲單元失效分析的測試方法,包括:定義內存區域,所述內存區域中的內存單元與芯片上存儲單元數量及位置一一對應;對存儲單元進行可調數值范圍內的加壓,測量得到各存儲單元的閾值電壓,并將與閾值電壓相關的步進值信息存入內存區域對應的內存單元位置,直至所有存儲單元的閾值電壓都能測試得到;讀出內存區域中的與閾值電壓相關的步進值信息,生成數據文件;對數據文件進行分析得到閾值電壓對應存儲單元位置的信息,同時能計算出整個存儲芯片閾值電壓分布的信息。本發明能很精確地進行閾值電壓失效點的定位,提高了測試效率。

用于失效分析的測試結構 913     

 0

本發明提供一種用于失效分析的測試結構，包括測試單元結構且依次堆疊的第N至第N+m個半導體結構層；第N個半導體結構層的引線端部設有通孔接觸點；第N+1至第N+m個半導體結構層的引線端部設有金屬塊，第N個半導體結構層的通孔接觸點通過通孔與第N+1個半導體結構層的金屬塊接觸；第N+1至第N+(m?1)個半導體結構層的引線端部的金屬塊分別通過各自上方層間介質層中的通孔連接至各自上方相鄰的半導體結構層的金屬塊。本發明在現有的測試結構基礎上，兼顧失效分析的需求，通過在引線上添加通孔及方塊金屬將每個測試單元結構連接到外圍電路的引線端引到樣品表面，提高研磨效率和研磨成功率，從而滿足最初始的電性分析，提高失效分析成功率和分析效率。

測試結構失效分析方法 777     

 0

本發明公開了一種測試結構失效分析方法，第一次是通過測試墊進行電性測量縮小分析范圍，第二次是通過襯墊及VC分析進一步縮小分析范圍，再將縮小范圍后的樣品去層處理到需要觀察的層次，就可以用VC觀測到測試結構斷點位置。采用本發明能夠提高失效分析的成功率。

碲鎘汞紅外焦平面探測器的失效分析方法 726     

 0

本發明公開了一種碲鎘汞紅外焦平面探測器的失效分析方法。先將碲鎘汞紅外焦平面探測器中的碲鎘汞紅外光敏芯片與讀出電路用切割的方式進行分離，通過寶石電極基板對碲鎘汞紅外光敏芯片進行電流電壓測試；保護不需要觀測的結構，對碲鎘汞紅外焦平面探測器的襯底去除后露出碲鎘汞表面，用配制的腐蝕液逐層腐蝕碲鎘汞，觀察碲鎘汞結區、鈍化層及倒焊等界面，與焦平面測試結果和電流電壓測試結果進行對比，獲取器件失效的工藝原因。采用該方法可以對成型后的碲鎘汞紅外焦平面探測器的性能失效進行逆向工藝分析，對碲鎘汞進行逐層腐蝕逐層觀測，定位失效的工藝原因，從而改進工藝，進一步提高器件的成品率。

電性失效分析的測試方法及裝置 872     

 0

本發明提供了一種電性失效分析的測試方法，包括：提供電性失效分析中各測試項的測試項函數；根據電性失效分析的測試需求，確定電性失效分析的測試項，基于測試項形成測試項關聯數據，測試項關聯數據與對應的測試項函數關聯；提供對應測試需求的測試文件，測試文件包括關聯于測試項的測試項關聯數據及對應的測試參數；運行測試文件，獲取測試結果；根據測試結果和測試需求，在需修改測試文件時，調整所述測試參數。本發明還提供了一種電性失效分析的測試裝置。本發明提供的技術方案無需了解測試程序即可修改測試參數并且無需反復加載和編譯測試程序即可靈活改變測試流。

帶失效分析標尺的電遷移測試結構 859     

 0

本發明提供了一種帶失效分析標尺的電遷移測試結構，包括測試金屬線、測試金屬通孔、金屬引線、金屬線標尺及測試金屬墊，所述測試金屬線的端部通過所述測試金屬通孔與所述金屬引線的一端連接，所述金屬引線的另一端與所述測試金屬墊連接，所述金屬線標尺形成于一至少一層金屬層上，并用于定位所述測試金屬通孔的至少一個目標截面。通過設計定位所述測試金屬通孔不同目標截面位置的金屬線標尺，實現電遷移結構失效分析切片位置的精準定位。特別是在多樣品分析比較時，能夠鎖定每個樣品的切片截面位置，通過比較各金屬通孔相同橫截面位置的形貌差異，為不同樣品工藝差異分析提供證據，從而保證電遷移結構失效分析數據的準確性和可比性。

芯片的地址測試方法及芯片的失效分析方法 1126     

 0

本申請公開了一種芯片的地址測試方法及芯片的失效分析方法。該芯片包括沿字線和位線的方向排列的多個比特位，該方法包括：對芯片中的部分比特位進行標記以形成標記點，并獲得標記點的電性地址和物理地址；對芯片進行失效測試以獲得芯片中雙比特位失效點的電性地址，雙比特位失效點由在字線或位線的方向上相連的兩個失效的比特位組成，并將雙比特位失效點中兩個比特位的電性地址的差值的絕對值作為雙比特位失效點的電性地址差值；根據雙比特位失效點的電性地址差值獲取芯片中各比特位的電性地址的排列范圍；將芯片中各比特位的電性地址的排列范圍與標記點的電性地址進行對照。該方法能夠準確分析出芯片中物理地址和電性地址的對應關系。

失效分析結構、其形成方法及其失效分析方法 999     

 0

本發明提供一種失效分析結構的形成方法，包括：提供基底，并在所述基底上形成第一金屬層；在所述第一金屬層上依次形成第一導電插塞及第二金屬層，所述第二金屬層通過第一導電插塞與第一金屬層依次相連構成串聯結構；在所述第二金屬層上形成第二絕緣層及第二導電插塞，所述第二導電插塞與第二金屬層相連；在所述第二絕緣層上形成測試金屬層，所述測試金屬層通過第二導電插塞與第二金屬層相連。本發明還提供一種失效分析結構及其失效分析方法。本發明失效分析結構和失效分析方法僅需要暴露出測試金屬層，不會損害第二金屬層，提高失效分析結果的準確性。

柵氧化層失效分析方法及所用測試結構 730     

 0

本發明涉及一種用于柵氧化層失效分析的測試結構及柵氧化層失效分析方法,所述測試結構包括含有柵氧化層的待測半導體器件,以及位于所述待測半導體器件外圍的在施加偏置電壓后能產生光發射的至少1個半導體器件,避免了現有技術在失效定位過程中產生的疊圖偏差,達到準確定位柵氧化層的失效位置的目的。

用于失效分析的樣品的處理方法及失效分析方法 1224     

 0

本發明提供了一種用于失效分析的樣品的處理方法及失效分析方法，所述用于失效分析的樣品的處理方法包括：在晶圓上獲取待分析的芯片樣品；將所述芯片樣品去層至目標銅金屬層結構上表面；在所述目標銅金屬層結構上表面的待檢測位置形成鍍碳保護層。本發明的技術方案降低了金屬表面出現銅擴散的概率，使得在失效分析過程中制備芯片樣品的失敗率大大降低，并且縮短了分析周期，加快了找到芯片失效關鍵原因的速度。

BEOL測試芯片在線失效分析的方法 803     

 0

本發明公開了一種BEOL測試芯片在線失效分析的方法。本發明通過拆分特性測試的失效結構生成多個虛擬缺陷,并合成檢測缺陷結果的方法,實現了自動自動掃描電子顯微鏡對失效位置的尋找確認和分析。本發明可以避免對硅片的破壞性分析,提高分析效率和成功率,同時實現對檢測程序的實時反饋,提高程序優化的效率和準確率。本發明適用于半導體工藝中BEOL測試芯片在線失效分析方法。

測試結構、失效分析定位方法及失效分析方法 1009     

 0

本發明提供了一種測試結構，包括蛇形金屬線和兩個相對交錯設置的測試梳狀結構，每個測試梳狀結構分成至少兩個子梳狀結構，且每個所述測試梳狀結構中的相鄰兩個所述子梳狀結構之間具有間隔，且每個所述測試梳狀結構中的至少一個所述間隔處的所述蛇形金屬線的至少一個拐彎部位上引出有焊盤。即通過上述方法將所述測試結構分成了若干個小面積的測試結構，能夠解決EBIRCH不能定位到超大面積結構nA級別漏電的短路點的問題；同時結合電阻比例法，以使得EBIRCH能輕易定位到超大面積結構nA級別漏電的短路點，從而找到失效的根本原因，對解決工藝問題以及促進研發進度能有很大的幫助。

失效分析專用載板、測試設備、芯片電性失效分析的方法 873     

 0

本發明提供一種針對待測芯片設計專用載板、測試設備、芯片電性失效分析的方法，所述方法包括：針對待測芯片設計專用載板，所述載板包括位于待測芯片容納區域的焊盤陣列、用于與測試機臺進行信號傳輸的針腳陣列，以及連接所述針腳陣列和焊盤陣列的金屬連線；將待測芯片采用SMT技術貼裝于所述載板上。本發明提供的芯片電性失效分析的方法和用于芯片電性失效分析的專用載板以及測試設備能夠方便快捷的完成硬件準備，且能夠容易的實現大管腳數目芯片測試的芯片失效分析。

用于半導體器件失效分析的檢測方法 879     

 0

一種用于半導體器件失效分析的檢測方法,包括:利用聚焦離子束,對產生有缺陷的半導體器件剖面進行磨削,以改變源/漏區的表面性狀;利用腐蝕處理溶液,對所述半導體器件的剖面進行腐蝕,以顯露出源/漏區的結剖面形貌;利用放大成像裝置得到對應所述半導體器件的剖面的圖像資料,觀察所述圖像資料以獲取所述半導體器件所產生的缺陷的分布情況。本發明通過聚焦離子束磨削和腐蝕處理溶液腐蝕相結合,獲得易于觀察的半導體器件的源/漏區的結剖面形貌,提供判斷器件是否失效的依據。

汽車車窗開關失效的檢測分析方法 1200     

 0

本發明屬于電子產品失效分析領域。本發明提供了一種汽車車窗開關失效的檢測分析方法，包括以下步驟：A、對失效的汽車車窗開關樣品進行失效定位，通過外觀檢查和電學測試，尋找出失效的位置；B、查找失效原因；C、分析與排查失效原因：對步驟B中的可能原因依次進行驗證，以確定出具體的車窗開關失效原因；D、模擬重現失效現象，驗證失效機理。本發明方法步驟簡單清晰，能有效找出電子產品失效的多種原因；本發明方法中使用了“窮舉法”使得引起電子產品失效的原因盡可能多地被查找出來；本發明方法中通過模擬重現失效現象以提高失效原因的真實性和可靠性，極大地減少了分析出錯。

覆晶芯片失效分析方法及電性定位中檢測樣品的制備方法 1068     

 0

本發明公開了一種覆晶芯片失效分析方法及電性定位中檢測樣品的制備方法，所述制備方法包括：提供待測的覆晶芯片，包括封裝基底與制備于封裝基底上的裸片，裸片的外部覆蓋有塑封體，裸片與封裝基底之間連接有金凸塊，封裝基底的底部焊接有錫球；研磨裸片外部的塑封體直至裸露出裸片的晶背；將裸片的背面結合到一玻璃基板上，玻璃基板上設有導電片；用封裝綁線將玻璃基板上的導電片與封裝基底底部的錫球電性連接，以得到檢測樣品。本發明覆晶芯片失效分析檢測樣品的制備方法，通過研磨掉裸片的背面的塑封體，再將裸片的背面結合在玻璃基板上進行失效分析，不必腐蝕塑封體以及分離封裝基底與裸片，從而避免了取裸片的過程中金凸塊被腐蝕的可能性。

靜態存儲器的在線失效分析方法及在線電子束檢測設備 1100     

 0

本發明提供了一種靜態存儲器的在線失效分析方法和在線電子束檢測設備，包括：將不同類型的探針安裝到在線電子束檢測設備的腔體中；將晶圓置于在線電子束檢測設備的腔體中；利用在線電子束檢測設備對接觸孔進行掃描并獲得靜態存儲器中接觸孔的圖像信息；根據接觸孔的圖像信息找出產生缺陷的接觸孔；根據產生缺陷的接觸孔的類型來選擇與之相對應的探針；在線電子束檢測設備控制所選擇的探針與相應的產生缺陷的接觸孔相接觸，并進行電性能檢測；根據產生缺陷的接觸孔在靜態存儲器單元中的功能，在線電子束檢測設備將探針進行組合來檢測功能并進行失效分析；檢測到功能失效，則產生缺陷的接觸孔是導致靜態存儲器失效的原因。

半導體失效分析結構及形成方法、檢測失效時間的方法 1151     

 0

一種半導體失效分析結構及其形成方法、檢測失效時間的方法，其中所述半導體失效分析結構包括：半導體襯底，所述半導體襯底具有待測區、第一串聯區和第二串聯區；位于所述半導體襯底的待測金屬層、第一金屬層和第二金屬層；位于層間介質層內的第一導電插塞使第一金屬層、第二金屬層和待測金屬層串聯；位于所述第一串聯區的若干第一電阻金屬層；位于所述第二串聯區的若干第二電阻金屬層；位于第一串聯區層間介質層內的若干第二導電插塞；位于第二串聯區層間介質層內的若干第三導電插塞；所述第一導電插塞、第二導電插塞、第三導電插塞將所述待測金屬層、第一金屬層、第二金屬層、若干第一電阻金屬層和若干第二電阻金屬層依次串聯。